做硬件和产品认证的朋友应该都有体会:低频电路改板基本很少碰到 EMC 超标,一旦时钟、开关频率上去,辐射超标、传导骚扰、内部串扰之类问题就会接连冒出来。很多人简单归结为 “频率高就会辐射”,但很少把底层机理讲透。上海世复检测在大量 EMC 测试整改项目里发现,很多产品到认证实验室才翻车,根源就是设计阶段没有理解高频下电路物理特性的变化。
EMC 问题离不开三要素:干扰源、耦合路径、敏感接收单元。频率升高,并不是凭空多出噪声,而是噪声更容易产生、更容易耦合传播、走线线缆更容易变成天线,整套干扰链路的效率全部被放大。
1、信号边沿带来丰富高频谐波,噪声源头被放大
很多人混淆工作频率和实际噪声带宽。数字电路的方波、开关电源 PWM 波形,不只有基频,还包含大量高次谐波。信号上升、下降时间越短,对应的有效噪声带宽就越高,哪怕你的芯片工作主频只有几十兆,实际噪声能量可以延伸到几百 MHz 甚至 GHz 频段。
举个工程里常见的例子,1ns 上升沿的信号,有效带宽可以达到 350MHz。这些高频谐波,才是辐射发射测试里超标的主要频点,而不是芯片标称的工作频率本身。开关电源 MOS 管高速通断时产生的尖峰振荡,本质也是这个原理,快速的电压、电流变化率 dv/dt、di/dt,直接制造出广谱的噪声源。
2、看不见的寄生参数,高频下不再可以忽略
低频设计的时候,我们可以把 PCB 走线单纯当成一根导线,过孔、走线之间的寄生电感、寄生电容数值很小,可以直接忽略。
到了高频场景,PCB 每一段走线、过孔、芯片引脚、连接器,都自带寄生电感与寄生电容,形成无数隐形 LC 回路。
寄生电感:高频下阻抗 Z=2πfL,频率越高,同样大小的寄生电感呈现出来的阻抗越大。电源、地回路的寄生电感,会带来地弹噪声、电源噪声,形成共模电压,驱动线缆向外辐射噪声。
寄生电容:走线之间、器件外壳对地、线缆对地都存在杂散电容,频率越高,电容的容抗越小,噪声越容易通过电场耦合窜到相邻信号线,产生串扰,也会把内部噪声泄放到外部线缆上。
直流和低频时这些寄生效应几乎不起作用,频率上来之后,这些原本可以无视的分布参数直接变成噪声传播的重要通道,很多整改就是跟这些看不见的寄生参数做博弈。
3、走线、线缆满足天线条件,辐射效率大幅提升
电磁波波长 λ=c/f,频率越高,波长越短。
当 PCB 走线、排线、线缆的物理长度接近噪声波长的 1/20 以上,导体就不再只是传输信号的通道,会变成有效的辐射天线,把电路内部的噪声以电磁波形式辐射出去。
低频的时候,波长很长,普通电路板走线远达不到天线长度,辐射效率很低;一旦到几十 MHz、上百 MHz,普通板上走线、外接数据线、电源线,很容易就满足天线尺寸条件。尤其是共模噪声,通过线缆辐射的效率极高,很多产品辐射发射整改,最后都是处理外接线缆的共模抑制问题。
4、耦合能力变强,近场串扰更容易发生
干扰耦合分为电场耦合(容性)和磁场耦合(感性)。
电场耦合干扰电压和 dv/dt 成正比,磁场耦合的干扰电压和 di/dt 成正比。频率越高,电压电流变化速率越大,走线之间即便距离较远,也会出现明显的串扰,干扰附近的小信号模拟电路、射频接收电路。
低频电路,就算走线挨得很近,相互干扰也很微弱;同样的布局放到高频板子上,相邻线路之间就会互相串扰,导致功能异常。很多硬件工程师照搬低频电路布局思路做高速板,最后出现莫名其妙的死机、通信出错,就是近场耦合带来的后果。
5、趋肤效应改变导体特性,接地、滤波效果打折扣
高频电流会出现趋肤效应,电流只集中在导体表面流动,导体有效导通面积下降,交流电阻变大。
这就会带来一个现实问题:我们理想中的 “低阻抗地平面”,在高频下阻抗会抬升。本该泄放噪声的地,高频时不再是理想零电位,会出现地电位抖动。同时普通滤波电容,受引线、过孔寄生电感影响,高频滤波效果会快速衰减,很多时候你加了电容,却起不到预期滤波效果,也是高频寄生参数带来的结果。
写在最后:工程上的现实启示
简单总结:高频更容易出 EMC,不是高频本身有错,而是谐波变多、寄生参数生效、天线条件容易满足、耦合效率提升、接地滤波的理想条件被打破,整套干扰链路被激活。
在上海世复检测接触过的大量样品中,不少硬件工程师等到送检才发现辐射、传导超标,回头复盘,很多问题根源可以在原理图和 PCB 阶段提前规避:控制信号边沿速率、减小噪声环路面积、重视回流路径、控制线缆长度、合理布局滤波器件,从源头降低高频噪声的产生与耦合,远比后期整改成本更低。
如果等到样机阶段才去处理 EMC,很多布局、结构已经定型,整改手段会非常受限。理解高频下电路的物理行为,才是做好 EMC 设计的基础。